RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design -  - Livros - Sutherland HDL - 9781546776345 - 10 de junho de 2017
Caso a capa e o título não sejam correspondentes, considere o título como correto

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Preço
R$ 594,90
excluindo impostos

Item sob encomenda (no estoque do fornecedor)

Espera-se estar pronto para envio 28 de out - 9 de nov
Presentes de Natal podem ser trocados até 31 de janeiro
Adicione à sua lista de desejos do iMusic

Ainda não avaliado

Mídia Livros     Book
Lançado 10 de junho de 2017
ISBN13 9781546776345
Editoras Sutherland HDL
Dimensões 150 × 220 × 20 mm   ·   644 g